一種新型低壓上電復(fù)位電路設(shè)計(jì)

  在電子系統(tǒng)上電時(shí),電源通常需要經(jīng)過(guò)比較長(zhǎng)的時(shí)間才能達(dá)到穩(wěn)定狀態(tài)。在這個(gè)過(guò)程中,數(shù)字集成電路或數(shù)模混合集成電路中的寄存器、控制器等單元的狀態(tài)是不確定的,這可能會(huì)導(dǎo)致芯片不能正常工作[1]。因此需要一種電路在電源上電時(shí),對(duì)那些不確定的狀態(tài)進(jìn)行初始化,我們通常使用上電復(fù)位電路來(lái)實(shí)現(xiàn)這種功能。

  摘要:基于0.18mm工藝設(shè)計(jì)了一種可集成到低電源電壓數(shù)字IC或數(shù)模混合IC的上電復(fù)位電路。該P(yáng)OR(PowerOnReset)具有電源上電和掉電檢測(cè)功能,且對(duì)電源上電的速度不敏感,故可通過(guò)使用遲滯比較器實(shí)現(xiàn)對(duì)電源噪聲的免疫。corner仿真結(jié)果表明,該電路可以實(shí)現(xiàn)大于100ms的延時(shí)。相比于傳統(tǒng)POR,該電路工作電壓低、性能可靠、結(jié)構(gòu)簡(jiǎn)單。

  關(guān)鍵詞:上電復(fù)位電路,延時(shí),電源檢測(cè),閾值電壓

  0引言

  隨著集成電路工藝的進(jìn)步,芯片的工作電壓越來(lái)越低,對(duì)POR的性能要求也更高,傳統(tǒng)的POR電路越來(lái)越難以滿足如今的需求[2-5]。本文通過(guò)對(duì)傳統(tǒng)POR的研究,基于0.18μm設(shè)計(jì)了一種低壓低功耗的上電復(fù)位電路,該電路結(jié)構(gòu)也適用于更小特征尺寸的CMOS工藝[8-10]。

  1POR電路介紹

  圖1(a)所示為傳統(tǒng)的片外POR電路,其主要由電阻、電容和二極管構(gòu)成,電路的時(shí)間延遲由RC決定,當(dāng)電源下電時(shí),反向二極管對(duì)電容放電。這種電路的主要缺點(diǎn)是依賴電源的上電速度,在電源的上電速度較慢時(shí),POR電路可能無(wú)法正常工作。圖1(b)為傳統(tǒng)的片上集成POR電路,檢測(cè)電壓由NMOS和PMOS的閾值電壓決定,當(dāng)電源電壓高于檢測(cè)電壓時(shí),電流鏡對(duì)電容充電,當(dāng)充電電壓高于觸發(fā)器閾值時(shí),電路復(fù)位。這種電路的缺點(diǎn)是在電源電壓低于閾值電壓時(shí),電路也有充電電流存在,會(huì)減小電路的延遲時(shí)間;其次,管子的閾值電壓受工藝、溫度影響較大,再計(jì)入電源電壓的影響,這種電路延遲時(shí)間的離散度會(huì)非常大。

  圖2所示的POR電路由帶隙基準(zhǔn)電壓做參考電壓,它的檢測(cè)電壓值非常精確,誤差通常在5%以內(nèi)。同時(shí)和其他POR相比,延遲時(shí)間受工藝、溫度、電壓的影響也較小。市場(chǎng)上廣泛應(yīng)用的單片POR芯片811/812系列,便采用這種結(jié)構(gòu)。圖2電路雖然性能優(yōu)良,但是在集成電路的器件特征尺寸越來(lái)越小、電源電壓甚至低于帶隙基準(zhǔn)的時(shí)候,這種結(jié)構(gòu)顯然不利于片上集成。

  圖1傳統(tǒng)POR電路

  圖2基于帶隙基準(zhǔn)的POR

  2POR電路設(shè)計(jì)

  本文設(shè)計(jì)的POR電路如圖3所示,M1~M8構(gòu)成了電源電壓檢測(cè)電路,其中M1~M4和R1、R2用來(lái)產(chǎn)生偏置電流,INV1和M7,M8構(gòu)成具有遲滯能力的比較器,上電檢測(cè)點(diǎn)和下電檢測(cè)點(diǎn)的回差電壓大于100mV。INV2、T1用來(lái)產(chǎn)生時(shí)間延遲,T1遲滯比較器用來(lái)產(chǎn)生復(fù)位信號(hào)。相比于文獻(xiàn)[9,10]的設(shè)計(jì),本文POR大大提高了對(duì)噪聲的免疫能力,同時(shí)增加了延遲時(shí)間,提高了電路可靠性。

  圖3POR電路

  當(dāng)電路啟動(dòng)時(shí),所有節(jié)點(diǎn)電壓的初始狀態(tài)為0,在0≤VDDIds1=Ids3,Ids3=Ids4,Ids5=Ids6(1)

  Ids4=Vgs1/R1(2)

  Vdet=Vgs1+Vgs2(3)

  在VDD超過(guò)檢測(cè)電壓Vdet時(shí),Vtri迅速拉低,BUF1打開(kāi),M9開(kāi)始對(duì)MOS電容Mc充電,當(dāng)Vc大于T1的閾值電壓時(shí),T1輸出復(fù)位信號(hào)。從VDD達(dá)到Vdet到T1輸出復(fù)位信號(hào)的時(shí)間延遲TD由Ids9、Mc電容和T1閾值電壓決定。

  在電路下電時(shí),POR的工作過(guò)程是上電時(shí)的逆過(guò)程,由INV1、T7、T8構(gòu)成的遲滯比較器使得下電檢測(cè)電壓低于上電檢測(cè)值,其回差電壓的大小可以通過(guò)改變M7的尺寸調(diào)整。當(dāng)電源電壓小于下電檢測(cè)值時(shí),Vs變?yōu)榈碗娖剑琕c節(jié)點(diǎn)通過(guò)BUF1迅速放電到0。由于Vc放電速度遠(yuǎn)高于充電速度,該P(yáng)OR在上電的時(shí)候,即使出現(xiàn)由電源噪聲導(dǎo)致檢測(cè)電路反復(fù)觸發(fā)的現(xiàn)象,Vc依然會(huì)保持低電平,這極大的提高了電路對(duì)噪聲的抗干擾能力。

  3電路仿真

  為了模擬POR電路在電源上電時(shí)間為1ms時(shí)的工作情況,做不同corner組合的仿真。主要corner的仿真結(jié)果如圖4所示,仿真數(shù)據(jù)如表1所列。上電檢測(cè)電壓Vdet由于依賴于NMOS的閾值,隨工藝變化較大,仿真結(jié)果清晰地表明了這點(diǎn)。

  表1仿真仿真設(shè)置VdetTD

  MOS(tt),Res(tt),1.8V,271.01V193ms

  MOS(ss),Res(ff),1.98V,1251.22V145ms

  MOS(ff),Res(ss),1.68V,-45754mV232ms

  典型工作條件下,Vdet和TD的蒙特卡洛仿真結(jié)果如圖5和圖6所示,其方差分別為25.76mV和2.72ms。

  圖4主要corner仿真

  圖5上電檢測(cè)電壓蒙特卡洛仿真

  圖6TD蒙特卡洛仿真

  4結(jié)語(yǔ)

        本文基于0.18mm工藝設(shè)計(jì)了一種適用于低電源電壓IC的可集成上電復(fù)位電路,該P(yáng)OR具有電源上電和掉電檢測(cè)能力,對(duì)電源的上電速度和噪聲不敏感,電路總功耗約9mW。所有corner的仿真結(jié)果表明,該電路可實(shí)現(xiàn)大于100ms的延時(shí),蒙特卡洛仿真顯示該電路受工藝批次和器件失配影響較小。

  參考文獻(xiàn)

  [1]張俊安,陳良,楊毓軍,等.一種基于0.18μmCMOS工藝的上電復(fù)位電路[J].微電子學(xué),2012,42(2):238–241.

  [2]YASUDAT,YAMAMOTOM,NISHIT.Apower-onresetpulsegeneratorforlowvoltageapplications[C]//IEEEInternationalSymposiumonCircuitsandSystems.[S.l.]:IEEE,2006(4):599-601.

  [3]LAIXin-quan,YUWei-xue,LIGang,etal.Alowquiescentcurrentandresettimeadjustablepower-onresetcircuit[C]//ASICON20056thInternationalConferenceOnASIC.Shanghai,China:ASICON,2005(2):559-562.

  [4]LAZARA,F(xiàn)LOREAM,BURDIAD.Abandgapreferencecircuitdesignforpower-onresetrelatedcircuits[C]//InternationalSymposiumonSignals,CircuitsandSystems.[S.l.]:ISSCS,2009:1-4.

  [5]TANZAWAT.Aprocess-andtemperature-tolerantpower-onresetcircuitwithaflexibledetectionlevelhigherthanthebandgapvoltage[C]//IEEEInternationalSymposiumonCircuitsandSystems.[S.l.]:IEEE,2008:2302-2305.

  [6]張晉,蔣林,曾澤滄.一種新型的片內(nèi)上電復(fù)位電路的設(shè)計(jì)[J].西安郵電學(xué)院學(xué)報(bào),2009,14(5):13–16.

  [7]彭偉娣,張文杰,謝亮,等.一種嵌入式上電復(fù)位電路的設(shè)計(jì)與芯片實(shí)現(xiàn)[J].固體電子學(xué)研究與進(jìn)展,2013,33(2):179–182.